Немного истории
В конце 80-х годов, когда персональные компьютеры начали интенсивно использоваться для автоматизированного проектирования электронной аппаратуры, наиболее известными были две программы моделирования цифровых устройств:
- PC-LOGS, входившая в состав профессионального пакета проектирования печатных плат P-CAD;
- Micro-Logic, предназначенная, в основном, для лабораторных исследований и обучения студентов.
Взаимодействие системы SUISE с другими САПР
Кроме того, в состав ранних версий пакета P-CAD входил конвертор принципиальных схем в текстовые файлы для поставляемого отдельно пакета CUPL, предназначенного для программирования логических устройств.
В версии системы P-CAD старше 3.0 программа PC-LOGS и интерфейс с CUPL более не включаются. Вместо этого в версию P-CAD 7.0 включен интерфейс с мощной и достаточно дорогой системой проектирования цифровых устройств Viewlogic, предназначенной для работы как на платформе ПК, так и на рабочих станциях. Однако с увеличением производительности ПК интерес к рабочим станциям несколько уменьшается и растет спрос на сравнительно недорогое программное обеспечение САПР на ПК типа IBM PC. Расскажем о двух популярных зарубежных пакетах SUSIE и CUPL.
Общая характеристика пакета SUSIE
Кроме программы логического моделирования PC-LOGS большую известность в нашей стране получил пакет DDL (Digital Design Laboratory, DigiLab) фирмы ALDEC (Automated Logic DEsign Company), эксплуатируемый с 1986 г. и предназначенный для обучения студентов принципам и методам моделирования цифровых электронных схем. Этот пакет является сильно урезанной по своим возможностям версией коммерческой системы моделирования SUSIE той же фирмы. Аббревиатура SUSIE означает Standard Universal Simulator for Improved Engineering. В январе 1993 года была выпущена версия пакета SUSIE нового поколения, работающая под управлением Windows и обладающая собственным схемным редактором.
Система SUSIE поставляется в двух основных вариантах: SUSIE-CAD и ACTIVE-CAD. SUSIE-CAD обеспечивает графический ввод схемы и ее моделирование. Она стоит $995 и выше за базовый комплект, включающий в себя:
- диспетчер проектов;
- иерархический схемный редактор;
- фоновый функциональный моделировщик;
- редактор тестовых векторов;
- диспетчер библиотек;
- несколько тысяч условных графических изображений компонентов и редактор для создания новых символов;
- библиотеки моделей пассивных элементов и ТТЛ ИС.
Дополнительные модули и библиотеки функциональных и временных моделей других ИС по цене примерно 495 долларов каждая поставляются отдельно.
Версия ACTIVE-CAD обладает расширенными возможностями и стоит поэтому от 4995 долларов плюс 795 долларов за каждую дополнительную библиотеку моделей ИС.
Поскольку обе версии обладают одинаковыми базовыми возможностями, в дальнейшем будем применять один термин SUSIE, при необходимости давая пояснения.
Взаимодействие системы SUSIE с другими САПР
SUSIE может работать со схемами, созданными с помощью всех наиболее распространенных систем проектирования печатных плат, включая P-CAD, OrCAD, PADS, Protel, Tango, Schema и др., через списки соединений (netlist). И наоборот, списки соединений схемы, созданной в SUSIE, могут быть переданы в эти системы для разработки печатных плат, а все внесенные в схему изменения переданы обратно (процесс Back Annotation), что обеспечивает полный контроль над проектом. Кроме этого, SUSIE включает в себя модуль импорта/экспорта схем в формате OrCAD. С помощью отдельно поставляемого модуля EDIF обеспечивается взаимодействие SUSIE с системами, поддерживающими этот стандарт, включая Mentor, Viewlogic и пр.
Поскольку моделирование поведения устройств является особенно важным при разработке электрически программируемых вентильных матриц (FPGA, Field Programmable Gate Array), заказных интегральных схем специального назначения (ASIC, Application Specific Integrated Circuits - в отечественной литературе известные как БМК, базовые матричные кристаллы) и других устройств программируемой логики, в системе SUSIE уделяется большое внимание поддержке подобных ИС и пакетов их проектирования. Помимо библиотек моделей и средств обмена данными с соответствующими системами проектирования ALDEC поставляет модификации SUSIE, оптимизированные для работы с конкретным типом микросхем: SUSIE-Xilinx, SUSIE-Actel, SUSIEAltera и др.
Система SUSIE взаимодействует со средствами разработки PLD и FPGA следующим образом. С ее помощью обеспечивается графический или текстовый ввод принципиальной схемы (это может быть схема устройства, платы, интегральной схемы) и функциональное моделирование с нулевой или одинаковой для всех элементов величиной задержки распространения сигналов с целью проверки ее работоспособности (Functional Simulation). После этого с помощью специализированных программ, например Xilinx XACT Development System, выполняется трансляция схемы (т.е. проверка корректности ее описания и разбивка принципиальной схемы на конфигурируемые логические блоки), автоматическая компоновка и трассировка кристалла. Затем c помощью системы SUSIE восстанавливается принципиальная схема и проводится моделирование с учетом реальных задержек в кристалле (так называемое временное моделирование, Timing Simulation), чтобы завершить верификацию проекта.
Система SUISE интегрируется со средствами разработки FPGA
Заметим, что большинство фирм, выпускающих программируемые логические матрицы, такие как Xilinx, создают лишь специализированное программное обеспечение для их разработки и не пытаются создавать собственные системы моделирования, предпочитая использовать системы типа SUSIE, Viewlogic и др. При этом они полагают, что никто другой не может создать лучшее программное обеспечение для разработки программируемых логических матриц их фирмы, чем они сами.
Помимо моделирования чисто цифровых устройств SUSIE предоставляет интерфейс к системе IsSpice фирмы Intusoft, обеспечивая моделирование смешанных аналого-цифровых схем.
Средства поддержки моделирования
Поскольку система SUSIE признана и поддерживается большинством ведущих производителей интегральных схем, для нее разработаны функциональные и временные модели большинства микросхем на языке VHDL. У SUSIE самый большой среди аналогичных пакетов список поддерживаемых микросхем, который постоянно пополняется. В таблице приведен состав библиотек моделей наиболее популярных элементов.
У пакета SUSIE есть несколько средств разработки моделей для микросхем, отсутствующих в поставляемых библиотеках. Среди них:
- ICMaker (часть диспетчера библиотек) - создает модели интегральных схем методом клонирования - изменения значений временных параметров в существующей модели функционально эквивалентной интегральной схемы;
- MOBIC - транслятор функциональных моделей интегральных схем, описанных с помощью булевых выражений;
- VHDL Development System - транслятор и отладчик функциональных и временных моделей, написанных на языке VHDL ShortHand (подмножество IEEE 1076 VHDL, ориентированное на задачи моделирования). К началу 1995 г. фирма ALDEC планировала реализовать систему VHDL в полном объеме стандарта IEEE 1076.
Смоделированные проекты сохраняются в виде библиотек, которые могут быть подключены к новым проектам наравне с библиотеками интегральных схем. Такой иерархический подход существенно облегчает моделирование сложных проектов, а также ведение больших проектов группой разработчиков.
Уникальной особенностью SUSIE является возможность включения в процесс моделирования аппаратуры. Это делается с помощью отдельно поставляемого компонента Virtual Hardware Editor, VHE (его цена 995 долларов). VHE представляет собой интерфейсную плату производства фирмы National Instruments, вставляемую в ISA слот ПК, драйвер для Windows и программный модуль, работающий в составе SUSIE. VHE обеспечивает передачу сигналов в обоих направлениях между моделью и реальным объектом (микросхемой или устройством), подключаемым к адаптеру через два 50-жильных плоских кабеля. Обеспечивается производительность от 100 до 500 циклов в секунду. Разработчик может определить соответствие между точками моделируемой схемы и выводами интерфейсной платы. VHE позволяет не тратить месяцы на разработку математической модели, например, сложного 32-разрядного сигнального процессора, а подключить его физически и перейти к полунатурному моделированию. Это улучшит результаты, уменьшит временные и финансовые затраты по сравнению с “чистым” моделированием подобных устройств в системе Viewlogic. Другая область применения VHE - программная реализация контроллеров (достаточно лишь нарисовать их принципиальную схему) для обмена данными с реальной аппаратурой и аппаратурой тестирования. В любом случае аппаратная реализация любого отработанного фрагмента схемы позволяет сократить время моделирования.
Virtual Hardware Editor обеспечивает подключение аппаратуры, имеющей до 96 выводов. Система SUSIE-CAD поддерживает один такой блок, а ACTIVE-CAD - до четырех.
Выполнение моделирования цифровых устройств
Для работы базового варианта системы SUSIE необходимо:
- ПК 80486 типа IBM PC или совместимого с ним;
- Windows 3.1 или старше;
- монитор не хуже VGA;
- мышь;
- ОЗУ 8 Мб (рекомендуется 16 Мб);
- 20 Мб свободного пространства на жестком диске для системных файлов плюс по 5 Мб для каждой библиотеки;
- параллельный порт для подключения электронного ключа.
Содержание начального меню системы моделирования SUSIE определяется комплектацией поставки дополнительного программного обеспечения. При наличии дополнительных программ, например средств проектирования логических матриц фирмы Xilinx, начальное меню изменяется (на панелях с названиями программ фирмы Xilinx изображен товарный знак этой фирмы).
Стандартное начальное меню системы SUISE (слева) и ориентированное на продукцию фирмы Xilinx (справа)
Моделирование нового проекта начинается с того, что в режиме Project Manager указывается его имя и тип, например ACTEL, ALDEC, XILINX, и др. С помощью диспетчера библиотек подключаются необходимые библиотеки моделей. Затем переходят в схемный редактор (режим Schematic) для создания принципиальной схемы, которая может размещаться на нескольких листах и иметь иерархическую структуру. Поддерживаются методы проектирования сверху-вниз и снизу-вверх. Схемный редактор позволяет работать с разными фрагментами схемы в нескольких окнах.
Отметим интересные возможности схемного редактора SUSIE для автоматизации процесса рисования электрических соединений на схеме:
1) если прокладываемый вручную с помощью мыши проводник пересекает изображения компонентов, SUSIE попробует провести его вокруг их символов;
2) для облегчения прокладки проводников на схемах большого размера предусмотрено табличное задание списка соединяемых выводов компонентов (режим SC Wires/AUTO);
3) можно автоматически подсоединять контрольные точки к цепям, задавая их имена (это особенно удобно при создании многостраничных схем);
4) можно обеспечить соединение каждого вывода компонента с источниками сигнала низкого или высокого уровня или с цепями питания, присвоив им соответствующие имена;
5) в системе SUSIE есть возможность прокладки линий групповой связи (шин).
После завершения ввода принципиальной электрической схемы цифрового устройства переходят к его логическому моделированию, нажимая кнопку SIM в вертикальном меню команд в левой части экрана Schematic Capture.
Взаимодействие системного редактора и программы моделирования
Чтобы увидеть картинку в натуральном размере дважды щелкните мышкой по этой строке
Перед началом моделирования SUSIE составляет список соединений и преобразует его в ряд таблиц для оперативного изменения схемы в процессе моделирования. При моделировании система SUSIE рассчитывает все сигналы во всех узлах схемы, однако в связи с ограничениями на объем памяти на временных диаграммах отображается только часть из них. Выбор отображаемых сигналов производится маркером на схеме перед началом моделирования после нажатия кнопки SC Probes. Всего отображаются и воспроизводятся до 1000 сигналов. Их список выводится в левом столбце окна Waveform Viewer. Если в процессе моделирования будет обнаружена ошибка, то информация о ней будет сохранена и доступна для анализа вне зависимости от того, был ли соответствующий сигнал виден в окне Waveform Viewer или нет.
К входным узлам схемы подключаются внешние сигналы (так называемые векторы тестов). В качестве простейшего источника сигналов используется внутренний 16-разрядный счетчик, подключаемый к узлам схемы с помощью окна Stimulator Selection. Длительность тактового интервала изменяется от 10 пс до 1 мс. Временную диаграмму тестового сигнала можно также нарисовать с помощью мыши (это особенно важно, если в моделируемом устройстве используются элементы, которые отсутствуют в библиотеках моделей), загрузить из заранее подготовленного текстового файла или вычислить по ее булевому описанию.
Максимальное количество шагов моделирования в системе SUSIE-CAD равно 2 тыс., ACTIVE-CAD - 4 млн.
Базовый комплект системы SUSIE-CAD обеспечивает только функциональное моделирование, т.е. моделирование с нулевыми или одинаковыми для всех элементов задержками распространения сигналов в цифровых интегральных схемах. Временное моделирование (т.е. моделирование с номинальными задержками) с точностью до 10 пс обеспечивает поставляемый дополнительно модуль TIM. В базовом комплекте ACTIVE-CAD доступны оба режима моделирования. Перед началом моделирования или в его процессе задержкам переключения назначаются средние, минимальные или максимальные значения, занесенные заранее в библиотеку компонентов. Температурные зависимости задержек имитируются редактированием их минимальных/ максимальных значений для каждой индивидуальной интегральной схемы. Есть также возможность предварительной установки логических состояний триггеров, регистров, счетчиков и т.п. после включения источников питания (задаются состояния высокого и низкого уровня, неопределенные и случайные состояния).
Средства Windows позволяют отображать на экране одновременно несколько окон с результатами моделирования. Так же можно получать изображение формы сигнала в некоторой точке схемы непосредственно в окне схемного редактора.
В отличие от большинства моделировщиков, работающих в пакетном режиме, SUSIE является интерактивной системой. Для нее не требуется полной перекомпиляции описания проекта в случае внесения в него изменений. Благодаря этому SUSIE предоставляет множество средств, предназначенных для ускорения верификации проекта. Вот только некоторые из них:
- В процессе моделирования можно редактировать тестовые векторы, а также задавать параметры входных и выходных сигналов, т.е. моделировщик выполняет роль генератора сигналов и логического анализатора;
- Порой при моделировании необходимо вернуться назад, изменить какой-либо компонент или тестовый вектор, просмотреть состояния схемы, предшествующие ошибке. В этом случае полезна опция Milestones, позволяющая периодически сохранять и затем просматривать промежуточные состояния проекта, а также продолжать моделирование из этих состояний, например, с меньшим временным шагом;
- Можно во время моделирования изменить значения задержек переключения интегральных схем и их самих. Например, если в ходе моделирования выясняется, что какая-либо интегральная схема недостаточно быстродействующая, то с помощью опции Patching/Change Technology ее можно заменить и продолжить моделирование;
- Большая схема может моделироваться в процессе ее создания, а также по частям. Это позволяет локализовать ошибки на ранних этапах проектирования.
В заключение отметим, что система SUSIE по своим функциональным возможностям не превосходит лучшие отечественные программы, работающие в среде DOS, и в чем-то уступает им. Однако сервисные возможности, предоставляемые Windows, значительно упрощают процедуру моделирования.
Всеволод Разевиг
ЛОГИЧЕСКОЕ МОДЕЛИРОВАНИЕ -ЗАЧЕМ?
- Чтобы резко сократить сроки и стоимость реализации проектов за счет фактического исключения макетного цикла.
- Чтобы провести верификацию проектов, использующих высокоинтегрированные микросхемы с программируемой логикой, поскольку применение физических средств анализа сигналов, например, осциллографов, исключено.
- Чтобы удешевить моделирование, так как цена программных систем моделирования намного меньше, чем у эквивалентных по возможностям логических анализаторов.
