В мире RISC`ов наступает эпоха "сиамских близнецов"

В мире RISC’ов наступает эпоха "сиамских близнецов"

ПРОЦЕССОРЫ

Sun UltraSparc

На состоявшейся в октябре в Сан-Хосе ежегодной конференции Microprocessor Forum представители компании Sun Microsystems (www.sun.ru) сделали доклад о новом микропроцессоре UltraSparc IV (кодовое название Jaguar), который должен выйти в первой половине следующего года.

Он будет состоять из двух ядер текущей модели UltraSparc III (Cheetah). Как уточнил директор Sun по стратегическому маркетингу микропроцессоров Харлан Макган, совместимость по разъемам с предыдущим поколением UltraSparc не предусмотрена, хотя у нового процессора та же физическая компоновка (площадь кристалла 356 кв. мм). Зато в нем появится несколько дополнительных контактов, по которым пройдут управляющие сигналы от системной платы, определяющие, какому ядру предназначены данные и команды. Однако новые системные платы для Jaguar’а можно будет устанавливать в выпускаемые сейчас модели серверов SunFire, таким образом, модернизация SunFire потребует замены не только процессоров, но и системных плат.

Многопроцессорный модуль (MCM) с восемью POWER5

Первая версия UltraSparc IV будет выполнена по той же технологии 0,13 мкм компании Texas Instruments, что и другой "двухъядерный" процессор Sun под кодовым названием Gemini, который строится из чипов UltraSparc II. Тактовая частота Gemini - 1 или 1,2 ГГц, тепловыделение - не более 32 Вт. Этот процессор рассчитан на поддержку одного потока из четырех команд на каждое ядро, он использует интегрированную на кристалле память DDR1 и интерфейс системной шины Jbus, которая впервые появилась в нынешнем году в процессоре UltraSparc IIIi (Jalapeno). Gemini совместим по разъемам с Jalapeno и, как и его предшественник, рассчитан на использование в конфигурациях компьютеров с числом процессоров от одного до четырех, прежде всего в "лезвиях" и "тонких" серверах.

Однако вернемся к Jaguar’у. Этот процессор будет первоначально состоять из 66 млн. транзисторов (в Cheetah их 29 млн.) и работать на частоте 1,2 ГГц, но затем его частота увеличится до 2 ГГц, а возможно, даже до 3 ГГц. Как и UltraSparc III, его преемник будет иметь на кристалле кэш-память второго уровня объемом 16 Мб, которая вынесена за пределы кристалла и разделяется на две части между ядрами процессора.

На первую половину 2005 г. Sun намечает выпуск второй версии UltraSparc IV, при производстве которой планируется использовать технологию "медь/low-k" с проектными нормами 0,09 мкм, позволяющую уменьшить размер процессора. В нем увеличена память третьего уровня, а кэш L2 располагается уже на кристалле. По оценкам Sun, если первая версия Jaguar’а будет иметь производительность в 1,6-2 раза выше, чем UltraSparc III 1,2 ГГц, то вторая его версия обеспечит выигрыш производительности в три-четыре раза по сравнению с Cheetah.

В 2005-2006 гг., когда Texas Instruments освоит технологию изготовления с проектными нормами 0,065 мкм, Sun сможет еще больше "разогнать" Jaguar и уменьшить его размеры. На основе этой третьей версии UltraSparc IV компания думает создать многоядерный процессор для старших моделей серверов, который по мощности превзойдет UltraSparc IIIi в 15-30 раз. В планах Sun на 2005 г. и процессор с кодовым названием Niagara, состоящий из восьми ядер и рассчитанный на серверы начального и среднего уровня. Он будет изготовляться по технологии 0,09 мкм.

Fujitsu SPARC64

Корпорация Fujitsu (www.fujitsu.com), производящая процессоры SPARC64 собственной разработки, также рассказала на Microprocessor Forum о своих планах на ближайшие годы (напомним, что в Европе серверы PrimePower на базе SPARC64 продвигает компания Fujitsu Siemens Computers, www.fujitsu-siemens.ru). По словам менеджера корпорации Такуми Маруяма, руководителя проекта E Processor, во второй половине 2005 г. выйдет шестое поколение SPARC64, в котором Fujitsu впервые в своих процессорах применит архитектуру "два ядра на кристалле". SPARC64 VI (кодовое название Olympus), состоящий из 690 млн. транзисторов, будет изготовляться на японских заводах компании по технологии 0,09 мкм с использованием процессов "медь/кремний на изоляторе (SOI)". Его спецификация предусматривает кэш первого уровня для данных/команд на кристалле объемом 128 Кб и 6 Мб кэша второго уровня также на кристалле, который будет разделен между ядрами (кэш третьего уровня инженеры Fujitsu считают ненужным). Каждое ядро процессора сможет выполнять одновременно два потока команд.

Схема UltraSparc IV

Сначала SPARC64 VI будет работать на частоте свыше 2,4 ГГц. Как утверждают представители Fujitsu, по сравнению с SPARC64 V, выпускаемыми сейчас по технологии 0,13 мкм с тактовой частотой 1,35 ГГц, будущий SPARC64 обеспечит четырехкратное улучшение производительности. Как и в случае с разными поколениями UltraSparc, модернизация PrimePower потребует замены системных плат из-за несовместимости разъемов пятого и шестого поколений SPARC64. В то же время Fujitsu планирует постепенно повышать частоту и текущей версии своего процессора - до конца года она достигнет 1,62 ГГц, а во второй половине следующего благодаря переходу на 0,09-микронные технологии составит 1,8-1,9 ГГц, а встроенный кэш второго уровня SPARC64 V при этом возрастет с 2 до 4 Мб. В середине 2005 г. частота вновь повысится до 2,4 ГГц, затем в 2006 г. - до 2,6 ГГц, а кэш L2 возрастет до 6 Мб.

К 2007 г. Fujitsu намечает перейти на проектные нормы менее 0,09 мкм, тогда частота SPARC64 VI превысит 3 ГГц, а в следующие годы компания собирается выпустить седьмое поколение SPARC64 с четырьмя ядрами, которое будет работать на частоте 5-6 ГГц.

IBM POWER

Если другие производители 64-разрядных микропроцессоров только готовятся перейти на архитектуру "два ядра на кристалле" (кроме упомянутых выше UltraSparc IV и SPARC64 VI она реализуется в HP PA-8800, который выйдет в следующем году, и Intel Montecito, запланированном на 2005 г.), то корпорация IBM (www.ibm.ru) еще в 2001-м первой применила "двухядерность" в процессоре POWER4.

На конференции в Сан-Хосе ведущий научный сотрудник IBM Баларам Синхарой сообщил некоторые характеристики пятого поколения POWER, которое появится в середине следующего года. POWER5, состоящий, как и его предшественник, из двух ядер, будет иметь общий кэш второго уровня 1,92 Мб (у POWER4 его объем равен 1,44 Мб) и поддерживать память DDR1 и DDR2. В отличие от POWER4 в новом процессоре кэш третьего уровня объемом 36 Мб (размещаемый отдельно от кристалла) подсоединяется непосредственно к кэшу L2, а не к контроллеру памяти и процессору. Как объяснил представитель IBM, такое усовершенствование уменьшает задержку при считывании данных из кэша L3 и позволяет увеличить масштабируемость систем на базе POWER до 64 физических процессоров (сейчас самый мощный сервер на базе POWER4 насчитывает 32 процессора) и 1024 Гб оперативной памяти. Еще одно усовершенствование нового POWER - возможность выполнения на каждом ядре процессора двух потоков команд, что, по данным IBM, увеличивает производительность процессора на 40% по сравнению с POWER4.

POWER5 будет совместим со своим предшественником только на уровне приложений, разработанных для AIX, OS/400 и вариантов Linux для платформы POWER.

В 2004 г. тактовая частота POWER5 составит 1,6 ГГц, но к концу его жизненного цикла она увеличится до 3 ГГц. Процессор намечается производить на заводе IBM в Ист-Фишкилле (шт. Нью-Йорк) сначала по технологии 0,13 мкм, а с 2005 г. - по технологии 0,09 мкм. Первая версия POWER5 будет состоять из 276 млн. транзисторов и иметь площадь кристалла 389 кв. мм, что почти в полтора раза больше площади POWER4.